全般検索

    ホーム 記事一覧
    AI Smart Devices Platforms

    ガラス基板と高密度TGVが打破する次世代半導体の実装限界

    AIチップの巨大化と100mm角超の実装に伴い、有機ABF基板が直面する熱歪みと微細配線の限界を打破する「ガラスコア基板」の最前線。高密度TGV(ガラス貫通電極)による配線密度10倍化、224Gbps超高速伝送、熱膨張係数整合がもたらす半導体パッケージの工学的ブレイクスルーを徹底解剖。

    ガラス基板と高密度TGVが打破する次世代半導体の実装限界
    ガラスコア基板とTGV微細加工技術による次世代半導体マルチチップレットパッケージング
    100mm角を超える超巨大AIアクセラレータの熱歪みを抑制し、TGV(ガラス貫通電極)によって配線密度を飛躍的に向上させる次世代ガラスコア基板アーキテクチャ(Radar編集部)

    💡 エグゼクティブサマリー (TL;DR)

    1. 有機ABF基板の物理的臨界(100mm角の壁): AIアクセラレータの巨大化と10基以上のチップレット・HBM積層に伴い、パッケージサイズは100mm×100mm超へ拡大。従来の有機FC-BGA基板(味の素ビルドアップフィルム: ABF)は、シリコンとの熱膨張係数(CTE)乖離による激しい熱歪み(反り・Warpage)と微細配線ピッチの物理限界(L/S > 1.5μm)に直面しています。
    2. ガラスコア基板(Glass Core Substrate)の材料的跳躍: 超平坦性(表面粗さRa < 0.5nm)とシリコンに極めて近い熱膨張係数(3〜8 ppm/℃)を備え、熱変形を根本的に抑止。極薄再配線層(RDL)のサブミクロン化(L/S < 1μm)と150mm×150mm超の超巨大基板形成を可能にします。
    3. 高密度TGV(Through-Glass Via)の工学的突破: ピコ秒レーザー改質と高選択比フッ酸(HF)ウェットエッチングを組み合わせたLIDE(Laser Induced Deep Etching)技術により、アスペクト比20:1以上、ビア径10μm未満の高精度貫通孔を高速形成。有機ビア比で10倍の相互接続密度を達成。
    4. 224Gbps超高速伝送と光電融合(CPO)への直結: 極めて低い誘電正接(tan δ < 0.003 @ 50-100GHz)により高周波伝送損失を半減。PCIe Gen 7、UCIe 2.0、およびCPO(Co-Packaged Optics)の光電コ・パッケージングを支える次世代インターポーザ基盤としてグローバルサプライチェーンの主戦場へ浮上。

    1. 100mm角超えの衝撃:有機ABF基板が直面する「熱歪みと微細化の壁」

    ムーアの法則が物理的限界を迎える中、半導体業界はコンピュートダイや高帯域幅メモリ(HBM3e/HBM4)を1つのパッケージ上に敷き詰める**「チップレット(Chiplet)集積」**へと舵を切りました。

    しかし、パッケージ全体のフットプリントが従来の50mm×50mm程度から、100mm×100mm〜120mm×120mm以上へと巨大化するにつれ、数十年にわたりパッケージングの主力を務めてきた有機FC-BGA基板(ABF基板)が致命的な構造的破綻を起こし始めています。

    📊 パッケージ基板サイズの拡大と熱応力クライシス

    項目構成モジュール / 概念主要機能・工学的仕様
    01有機ABF基板 (CTE15〜18 ppm/℃) ガラスコア基板 (CTE 3〜8 ppm/℃)
    02シリコンダイ (CTE3 ppm/℃) シリコンダイ (CTE 3 ppm/℃)
    • 要素: 冷却・加熱サイクル
    • 要素: ( 激しい反り・熱歪み(Warpage) ) 歪みゼロ・平坦性維持 (平坦度<5μm)
    • 要素: ・微細バンプの剥離・接触不良 ・224Gbps高周波信号の損失抑制
    • 要素: ・リソグラフィ焦点深度の破綻 ・サブミクロン配線(L/S < 1μm)

    熱膨張係数(CTE)のミスマッチと熱歪み

    最大の課題は、シリコン(CTE: 約3 ppm/℃)と有機基板(CTE: 15〜18 ppm/℃)の熱膨張係数の著しい格差です。

    リフロー工程(約260℃)から室温への降温時、およびデータセンターでの高負荷演算に伴う急激な温度変化により、基板全体に不均一な引張・圧縮応力が発生します。100mm角を超える有機基板では反り量(Warpage)が数百マイクロメートルに達し、以下の致命的な欠陥を引き起こします:

    1. マイクロバンプの接合破断: シリコンダイと基板を結ぶ数万個のマイクロバンプ(ピッチ25〜40μm)に応力が集中し、オープン不良(断線)やショート(短絡)が多発。
    2. 露光工程におけるフォーカス破綻: 基板表面の凹凸と反りにより、フォトリソグラフィ装置の焦点深度(Depth of Focus: DoF)許容値を超過。微細配線層(RDL)の歩留まりが指数関数的に低下。
    3. 高周波信号のスキュー(伝送遅延差): 基板の歪みと誘電体層の不均一な厚み変化により、112Gbps/224Gbps PAM4高速差動配線間で位相ズレが発生。

    2. ガラスコア基板の物理的優位性:平坦度・電気特性・寸法安定性

    ガラス(ホウケイ酸ガラスやアルミノケイ酸ガラス)は、有機樹脂やシリコンインターポーザが抱える弱点を補完する理想的な物性を備えています。

    📊 ガラスコア基板の積層構造

    項目構成モジュール / 概念主要機能・工学的仕様
    • 要素: [ シリコンダイ / HBM4 ] [ 光電融合 PIC ダイ ]
    • 要素: Micro-bumps (ピッチ 20〜30μm)
    • 要素: 上部微細RDL層 (L/S < 1μm)
    • 要素: 高密度ガラスコア層 (厚み 100〜500μm)
    • 要素: Through-Glass Via (TGV) | 06 | 銅めっき完全充填 / アスペクト比 >20 | 1 |
    • 要素: 下部BGA再配線層
    • 要素: Solder Balls
    • 要素: [ マザーボード / システム基板 ]

    1. 超平坦性とサブミクロン微細配線

    有機ABF基板の表面粗さ(Ra)が10〜50nmであるのに対し、研磨されたガラス基板の表面粗さはRa < 0.5nmと原子レベルで平坦です。

    この圧倒的な平坦度により、先端露光装置(Stepper / EUV)を用いたサブミクロン領域(線幅/線間 L/S = 0.5μm/0.5μm〜1μm/1μm)の超高密度再配線層(RDL)を直接形成できます。高価なシリコンインターポーザ(TSV)を介することなく、ガラス基板上でダイ間超広帯域インターコネクトを直接配線可能となります。

    2. シリコン整合型熱膨張係数(CTE Tuning)

    ガラス材料は組成比率(SiO₂、Al₂O₃、B₂O₃、アルカリ土類金属)を微調整することで、熱膨張係数を**3.0〜8.0 ppm/℃**の範囲で精密に制御可能です。

    シリコンダイ(3.2 ppm/℃)と完全に整合させることで、製造工程および実運用時の熱応力を事実上ゼロに抑制。150mm×150mmクラスの超巨大マルチチップレットモジュールにおいても、反り量を5μm未満に封じ込めることができます。

    3. 高周波領域における極低誘電損失

    伝送レートが224Gbps PAM4、さらには次世代448Gbpsへと加速する中、伝送線路の誘電損失(Dielectric Loss)が通信距離と消費電力を決定づけます。

    ガラス材料の誘電正接(tan δ / Loss Tangent)は、50GHz〜100GHzの高周波帯域において0.001〜0.003と、一般的な有機ABF材(0.015〜0.020)の5分の1以下です。挿入損失(Insertion Loss)を劇的に低減できるため、チップレット間通信や光電融合トランシーバの消費電力を30%以上削減できます。


    3. 高密度TGV(Through-Glass Via)の微細加工ブレイクスルー

    ガラス基板の実用化を長年阻んできた最大の障壁は、「硬く脆いガラスに、クラックを発生させず、数百万本の微細貫通孔を高速形成する工法」の欠如でした。この課題を解決したのが、**LIDE(Laser Induced Deep Etching)**に代表されるレーザー改質エッチング技術です。

    📊 LIDEプロセスによる高アスペクト比TGV形成ステップ

    項目構成モジュール / 概念主要機能・工学的仕様
    • 要素: ピコ秒レーザー局所改質 2. 高選択比HFウェットエッチング 3. 銅めっき完全充填 (Cu Plating)
    • 要素: ╲ ╱ ╲ ╱ █ █ █ █ █ █
    • 要素: ╲ ╱ ╲ ╱ █ █ █ █ █ █
    • 要素: ██ ██ █ █ █ █ █ █
    • 要素: ██ ██ ██ ██ ██ ██
    • 要素: ╎ ╎ (孔) (孔) ██ ██ ██ ██ (TGV)
    • 要素: ╎ ╎ ██ ██ ██ ██ アスペクト比 | 08 | ╎ ╎ ██ ██ ██ ██ 20 | 1〜30 1 |
    • 要素: ██ ██ ██ ██ ██ ██
    • 要素: 変質領域(レーザートラック) ╱ ╲ ╱ ╲ █ █ █ █ █ █
    • 要素: ╱ ╲ ╱ ╲ ボイドフリー電解めっき

    レーザー改質と選択エッチングの二段階プロセス

    1. 極短パルスレーザー照射: ピコ秒〜フェムト秒のパルスレーザーをガラス内部の目標位置に集光。非線形光学吸収により、熱衝撃やマイクロクラックを伴わずに直径数マイクロメートルの局所的な構造変質領域(フィラメント)を形成します。レーザー照射速度は毎秒数万〜数十万穴に達します。
    2. 選択的化学エッチング: フッ酸(HF)を主成分とする特殊エッチング液に浸漬。改質されたレーザートラック部分は未照射領域に比べてエッチング速度が100倍〜500倍速いため、極めてシャープなテーパー角(85〜90°)を持つアスペクト比20:1以上のストレート孔が自己整合的に開口されます。
    3. シード層形成とボイドフリー電解銅めっき: ガラス内壁に密着強化用シード層(Ti/Cuスパッタリング)を成膜後、ボトムアップ電解めっきによってビア内部を純銅で完全充填。ボイド(空隙)のない高信頼性TGV導電パスを形成します。

    4. 先端パッケージング基板の定量アーキテクチャ比較

    有機FC-BGA基板、シリコンインターポーザ(CoWoS)、および次世代ガラスコア基板の主要パラメータを比較した詳細データが以下となります。

    評価指標有機FC-BGA基板 (ABF)シリコンインターポーザ (TSV)ガラスコア基板 (TGV)
    コア材料エポキシ系樹脂 + ガラスクロス単結晶シリコンウェハアルミノケイ酸ガラス
    最大基板サイズ70×70 mm(100mm超で反り深刻)レチクル限界(約3〜4倍レチクル)150×150 mm〜500×500 mm (パネル対応)
    熱膨張係数 (CTE)15〜18 ppm/℃(シリコン不整合)3.2 ppm/℃(完全一致)3.5〜7.5 ppm/℃(精密チューニング)
    表面粗さ (Ra)10〜30 nm< 0.2 nm< 0.5 nm
    最小配線幅/線間 (L/S)8/8 μm (微細RDLで 2/2 μm)0.4/0.4 μm0.8/0.8 μm〜1.5/1.5 μm
    貫通ビアピッチ80〜150 μm10〜20 μm20〜40 μm
    誘電正接 (tan δ @ 50GHz)0.015〜0.025高導電性(SiO₂絶縁層依存)0.0015〜0.0030(超低損失)
    パネルレベル大面積生産○(コスト中)×(ウェハサイズ制限・極高コスト)◎(大面積ガラスパネルによる低コスト化)
    耐熱限界温度約 150〜200 ℃> 500 ℃> 400 ℃

    5. 熱伝導率と脆性のトレードオフ:実証設計における工学的課題

    ガラスコア基板は電気的・構造的に圧倒的な優位性を持つ反面、**「放熱性(熱伝導率の低さ)」「材料の脆性(割れやすさ)」**という物理的制約を抱えており、量産設計において高度な工学的工夫が求められます。

    📊 ガラス基板の排熱・機械的補強アーキテクチャ

    項目構成モジュール / 概念主要機能・工学的仕様
    • 要素: 冷却液流 / 二相液浸 (Two-Phase Immersion)
    • 要素: [ シリコンダイ (TDP 800W〜1200W) ]
    • 要素: █ █ █ █ █ █ █ █ █ █ █ █ █ █ █ █ █ █ █ █ ガラスコア (熱伝導率 1.2 W/m·K)
    • 要素: █ █ █ █ █ █ █ █ █ █ █ █ █ █ █ █ █ █ █ █
    • 要素: 銅充填サーマルTGVアレイ
    • 要素: (純銅 熱伝導率 398 W/m·K)
    • 要素: ボトムサイド高効率ベイパーチャンバー

    1. サーマルTGV(Thermal Vias)による熱伝導パス構築

    単体ガラスの熱伝導率は1.0〜1.4 W/m·Kであり、シリコン(約148 W/m·K)や窒化アルミニウム(AlN: 170 W/m·K)に比べて大幅に劣ります。1000Wを超えるAIアクセラレータの熱を垂直方向に逃がすため、回路接続用ビアとは別に、信号を通さない**「ダミー銅充填サーマルTGVアレイ」**を高密度に配置します。

    純銅(熱伝導率 約398 W/m·K)のサーマルパスをガラス体積の15〜25%に充填することで、基板全体の等価垂直熱伝導率を50〜80 W/m·K以上へと引き上げ、二相液浸冷却や直接コールドプレートとの熱結合を担保します。

    2. 端面マイクロクラック抑制と高分子保護バリア

    大面積ガラスパネルのダイシング(切断)時に生じるエッジ部の微小クラック(マイクロリス)は、熱衝撃試験(-40℃⇔125℃)においてクラック進展を引き起こし、基板破壊の原因となります。

    現代の製造ラインでは、メカニカルブレードに代わりフェムト秒ベベルレーザー切断を採用し、切断面を滑らかにアブレーション処理。さらに基板外周部に高靭性ポリイミド系エッジ保護ダムを形成することで、曲げ強度と耐落下衝撃性を大幅に向上させています。


    6. 世界的半導体サプライチェーンの覇権争いとロードマップ

    ガラス基板は単なる材料置換にとどまらず、後工程(OSAT/パッケージング)の産業構造そのものを再定義しつつあります。

    📊 ガラスコア基板を取り巻くグローバルエコシステム

    項目構成モジュール / 概念主要機能・工学的仕様
    • 要素: 材料・ガラスパネル供給
    • 要素: ・AGC(旭硝子) / コーニング(Corning) / ショット(Schott)
    • 要素: レーザー微細加工・露光・めっき装置
    • 要素: ・LPKF Laser(LIDE技術) / DISCO / SCREENホールディングス
    • 要素: 基板製造・パッケージングパイロットライン
    • 要素: ・インテル(Chandler Fab先行投資) | 07 | ・アブソリクス(Absolics | SKC/アプライドJV - 米国ジョージア工場) |
    • 要素: ・サムスン電機(Samsung Electro-Mechanics)
    • 要素: ・大日本印刷(DNP) / イビデン(Ibiden) / 新光電気工業 | 10 | ・長電科技(JCET) / 通富微電(TFME | 中国独自サプライチェーン) |
    • 要素: 最終適用プロダクト (2026〜2028年本格量産)
    • 要素: ・次世代AIクラスタプロセッサ (Ultra Multi-Chiplet SoC)
    • 要素: ・光電融合(CPO)3.2T/6.4T 光エンジンコ・パッケージ

    1. 先行するIDM・合弁勢力の量産ライン稼働

    • インテル(Intel): 米アリゾナ州チャンドラーに10億ドル超を投じた先端パッケージング研究拠点を構築。ガラスコア基板を用いた商用マルチダイSoCの早期立ち上げを標榜。
    • アブソリクス(Absolics): 韓国SKCと米Applied Materialsの合弁企業として、米ジョージア州コビントンに世界初のガラス基板量産専用ファブを竣工。ハイパースケーラー向けAIアクセラレータ用基板のサンプル出荷を開始。
    • サムスン電子・サムスン電機: サムスンディスプレイのガラス微細加工知見を半導体パッケージングへ水平展開し、総合半導体(IDM)としてのシナジーを狙う共同開発タスクフォースを編成。

    2. 日本の素材・装置サプライヤーが握るチョークポイント

    ガラスコア基板の製造工程においては、日本の素材・微細加工装置メーカーが圧倒的な競争優位を維持しています。

    • AGC・コーニング・ショット: 極薄高均一性ガラスパネルおよび高剛性無アルカリガラスの供給を独占。
    • 大日本印刷(DNP)・新光電気・イビデン: 印刷技術を応用したサブミクロンRDL形成技術とTGV微細パターニングを実用化。
    • DISCO・東京エレクトロン: ガラス基板特有の応力制御と超精密ダイシング・成膜プロセスにおいて業界標準プラットフォームを確立。

    3. 中国パッケージング大手の独自アプローチ

    米国の輸出管理規制に対抗するため、長電科技(JCET)や通富微電(TFME)をはじめとする中国OSAT大手は、国内のフラットパネルディスプレイ(FPD)製造ラインの余剰設備を転用した**「パネルレベル・ガラスパッケージング(PLP-Glass)」**を推進。超大型マザーガラス(第6世代:1500mm×1850mm)から一括でインターポーザを切り出すことで、低コストでの大面積チップレット実装を独自に加速させています。


    7. 結論:ムーアの法則の延命から「光電融合時代のプラットフォーム」へ

    ガラスコア基板は、単に有機ABF基板の寿命延長策にとどまるものではありません。

    今後、LLM推論基盤におけるPD分離や超広帯域RDMAクラスタが進化するにつれ、電気配線によるチップ間通信は消費電力と発熱の限界を迎えます。超低誘電損失を誇るガラス基板は、シリコンフォトニクス光導波路(Optical Waveguide)を基板内部に直接埋め込む**「光電融合共集積基板(Co-Packaged Optics Interposer)」**としての最終進化を見据えています。

    熱歪みを克服し、サブミクロン配線と光インターコネクトを一枚の基板上で融合させるガラスコア基板技術は、2026年以降の先端半導体アーキテクチャにおける最も決定的な技術基盤(Enabler)として、その存在感を不可逆的に高めています。

    コメント

    ...
    コメントを読み込んでいます...

    コメントを投稿する

    ※ メールアドレスは公開されません。